| Issue |
JNWPU
Volume 40, Number 6, December 2022
|
|
|---|---|---|
| Page(s) | 1343 - 1351 | |
| DOI | https://doi.org/10.1051/jnwpu/20224061343 | |
| Published online | 10 February 2023 | |
State estimation of power grid under smart grid integration based on FFCD-SOGI-PLL
智能电网融合下基于FFCD-SOGI-PLL的电网状态估计
1
School of Energy and Electrical Engineering, Chang'an University, Xi'an 710064, China
2
School of Automation, Northwestern Polytechnical University, Xi'an 710129, China
Received:
3
March
2022
在智能电网与新能源发电融合背景下, 电力电子接口装置的大量使用将给系统引入额外的直流偏置。因此, 电网电压信息获取算法的直流偏置抑制能力变得至关重要。二阶广义积分器锁相环(SOGI-PLL)广泛应用于电网信息的同步与提取, 可以有效抑制频率波动和相位跳变对电网状态估计精度的影响, 但其自适应频率反馈环节在实现谐波抑制的同时, 对于电网中含有的直流偏置非常敏感。针对这一问题, 提出了一种固定频率反馈的级联SOGI-PLL(FFCD-SOGI-PLL), 使用级联结构输入固定电网标称频率, 实现信号直流分量滤除, 增强了谐波抑制性能。通过小信号模型给出其稳定性分析和参数设计方法。实验结果表明, 在电网电压含有直流分量、谐波以及电网电压跌落时, 设计的FFCD-SOGI-PLL可以快速稳定地对电网电压状态信息进行精确估计。
摘要
In the context of the integration smart grid and new energy generation, the extensive use of power electronic interface devices will introduce additional DC bias to the system. Therefore, the DC bias suppression capability of the grid voltage information acquisition algorithm becomes crucial. The second-order generalized integrator phase-locked loop(SOGI-PLL), which is widely used in the synchronization and extraction of power grid information, can effectively suppress the influence of frequency fluctuations and phase jumps in the power grid on the power grid state estimation accuracy, but its adaptive frequency feedback link while achieving harmonic suppression, it is very sensitive to the DC bias contained in the grid. Aiming at this problem, this paper proposes a cascaded SOGI-PLL with fixed frequency feedback(FFCD-SOGI-PLL), which uses a cascade structure and inputs a fixed nominal frequency of the power grid to filter the DC component of the signal and enhance the harmonics inhibit performance is enhanced. The stability analysis and parameter design methods are given by the small signal model. The experimental results show that the designed FFCD-SOGI-PLL can quickly and stably estimate the grid voltage state information accurately when the grid voltage contains DC components, harmonics and grid voltage drops.
Key words: power grid synchronization / PLL / second-order generalized integrator / DC offset suppression
关键字 : 电网同步 / 锁相环 / 二阶广义积分器 / 直流偏置抑制
© 2022 Journal of Northwestern Polytechnical University. All rights reserved.
This is an Open Access article distributed under the terms of the Creative Commons Attribution License (http://creativecommons.org/licenses/by/4.0), which permits unrestricted use, distribution, and reproduction in any medium, provided the original work is properly cited.
近年来我国电网分布结构日趋复杂，间歇性、波动性新能源发电接入电网规模快速扩大，导致电网的可靠性与安全性问题日益严峻。智能电网与新能源发电融合技术的发展使电能资源的调配更加合理，让电网更加安全、高效、环保[1-3]。但这类技术对电网的监测计量系统精度有着较高要求。锁相环(PLL)是一种常用的同步技术，可以获取电网的实时参数(通常指电网基波电压的相位、频率和幅值)[4-6]。其对于电网基波电压的跟踪能力将直接影响智能电网控制系统的调节能力。
传统锁相环根据其鉴相器(PD)实现方法的不同可以分为两大类：基于功率的锁相环(pPLL)和基于正交信号生成器的锁相环(QSG-PLL)。pPLL通常使用正弦乘法器作为鉴相器。但这种方法对于电网电压变化较为敏感，在估计的相位或频率中会出现倍频振荡[7-8]。
三相同步锁相环(SRF-PLL)需将输入的三相电压通过Clark变换生成一组正交信号，通过进一步变换得到所需的频率与相位信息。单相QSG-PLL通过构建虚拟正交信号代替Clark变换，其结构的性能取决于构建的QSG模块，由此衍生出了多种各异的QSG实现方法。基于时间延迟的锁相环(TD-PLL)结构是一种典型的QSG-PLL结构，通过将输入信号延迟四分之一周期生成一组正交信号。但由于电网中实际频率会在标称频率附近波动，使其输出信号不正交，导致在频率估计量中产生二倍频振荡与偏移误差。自适应TD-PLL(ATD-PLL)在频率偏移下有较高的稳定性，但无法抑制电网电压中含有的谐波和直流偏置。基于反park变换的锁相环(IPT-PLL)通过对滤波后的dq轴电压分量施加反park变换来产生虚拟正交信号。这种结构可以通过添加滤波器模块增强谐波抑制能力，但这样会损失系统的动态性能[9-10]。
而利用二阶广义积分器构建的QSG (SOGI-QSG)凭借其性能优势，在近年来受到广泛关注。估计频率的前向反馈结构实现了对频率的自适应，输出正交信号v′和v″。SOGI-PLL具有较强的鲁棒性，但其自身结构无法滤除低于谐振频率的谐波，导致存在直流偏置时，输出信号v″的精度会受到影响[11]。
SOGI-PLL直流偏置的抑制能力改进方案多数是通过添加零点加以改善。文献[12]通过添加低通滤波器支路对直流分量进行估计，并在输出信号中减去v″，可以有效地抑制直流偏置，但这种设计导致其对高频信号的抑制能力显著下降，对于高次谐波和噪声过滤能力不足。文献[13]设计了含有积分器的环路，环路估计了直流分量的大小并在输入中减去，不影响谐波抑制能力。文献[14]提出了一种混合二阶和三阶广义积分器(MSTOGI)，可以有效抑制直流偏置。文献[15]提出了一种SOGI级联结构，提高了谐波滤除和直流分量抑制性能，由2个SOGI串联构成，前级SOGI作为前置带通滤波器，仅使用其有直流偏置抑制能力的同相位输出v′。后级SOGI用于获取输入信号的频率估计。文献[16]同样设计了一种级联SOGI结构，使用固定频率输入QSG，提升了动态性能，并可以有效抑制直流偏移，但其对于频率波动非常敏感。文献[17]提出了一种基于固定频率的SOGI-PLL(FFSOGI-PLL)，结构简单稳定性好，但对于直流偏置的抑制能力不足[18]。
本文首先分析了传统SOGI-PLL的结构特点，其使用反馈构造频率自适应结构，有效应对电网频率偏移的情况，但动态性能有所损失。接着，给出了一种固定频率SOGI-PLL(FFSOGI-PLL)的设计方法，其采用固定频率反馈，实现简单、稳定性高，但存在对直流偏置抑制能力不足的问题。针对此问题，提出了固定频率的级联SOGI-PLL结构(frequency-fixed cascaded double SOGI-PLL, FFCD-SOGI-PLL)。然后，详细阐述了其工作原理，推导出小信号模型，给出了稳定性分析和参数设计方法。最后，通过实验验证了设计的FFCD-SOGI-PLL在电网电压含有直流偏移、谐波扰动以及发生电网电压跌落时，均可以实现对电网电压状态信息的快速精确估计。
1 频率反馈对SOGI-PLL的影响
传统SOGI-PLL结构如图 1所示，为了保证在频率偏移时估计的准确性，将锁相环估计频率ω″反馈到SOGI-QSG模块(蓝色虚线)，使锁相环实现频率自适应。由于频率自适应的反馈环路会影响系统动态性能，将电网标称频率ω′输入到SOGI-QSG(红色实线)，构成非自适应SOGI-PLL。对比仿真自适应SOGI-PLL与非自适应SOGI-PLL。非自适SOGI-PLL的QSG部分输入电网标称角频率为(2π×50)rad/s，设置系统采样频率为10 kHz，电网电压标幺值为1(本文中所有电压均为标幺值)，频率为50 Hz。设置2种故障：①电压跌落0.4；②相位跳变-π2。其余变量控制一致，对比2种方法的动态性能。同时，在频率跳变扰动下仿真100 s，记录2种方法的运行仿真时间比，以此为依据对比其计算时间开销。
仿真结果如表 1~表2所示，非自适应SOGI-PLL超调量与整定时间均优于自适应SOGI-PLL，具有更好的动态性能，同时系统实现简单，计算量较低。但由于使用固定角频率输入QSG，无法应对电网频率偏移故障，导致非自适应SOGI-PLL在频率偏移时估计精度不足。
 |
图1 SOGI-PLL结构图 |
动态性能对比
运行/仿真时间比
2 固定频率SOGI-PLL
根据第1节分析可知，非自适应频率SOGI-PLL具有更好的动态性能和更少的计算时间开销，仅在频率偏移时精度不足。
因此，设计固定频率SOGI-PLL(FFSOGI-PLL)，结构如图 2所示，其中QSG部分输入固定标称频率ω′，并加以误差补偿和修正单元，以确保其在频率偏移时的估计精度。
其传递函数为
由传递函数可知, D1(s)和Q1(s)的相位差恒为90°, 这表明输出信号v′和v″始终正交。但是, 当电网频率偏移至非标称频率时, 由于使用固定频率输入SOGI-QSG, 导致输出信号与输入信号v的相位并不相同或正交，v′和v间存在相位误差。当频率偏移较小时(ω-ω′≪kωω′), 频率估计误差近似表示为[17]
为了减小相位偏移误差δ, 在锁相环频率估计前添加偏移误差补偿器(如图 2蓝色线条所示)。
输出信号幅值公式为：
从(4)~(5)式可以看出, 在频率偏移时, QSG输出的信号幅值不同, 图 3也反映了这一事实。
这种幅值差异是估计相位和频率中双频误差产生的原因, 将输出v″乘以ω′/ω以修正误差(如图 2蓝色线条所示)。
FFSOGI-PLL提高了系统本身的稳定性和实现的简单性, 其QSG依然以传统SOGI结构为基础。因此, 其QSG部分与SOGI-QSG性能相同。如图 3所示, Q1(s)低频增益恒大于零, 无法滤除包括直流分量在内的低频分量。
 |
图2 FFSOGI-PLL结构图 |
 |
图3 FFCD-SOGI-PLL系统结构框图 |
3 固定频率级联SOGI-PLL
在上述分析基础上, 为了提高系统的直流偏置抑制能力, 设计了一种固定频率的级联二阶广义积分器锁相环(FFCD-SOGI-PLL)。在本节中介绍了其工作原理、参数选取方法, 并给出小信号模型验证其稳态性能。
3.1 FFCD-SOGI-PLL工作原理
FFCD-SOGI-QSG结构如图 3所示, 其传递函数为
设电网电压Vg=Vpsin(ωt)=Vpsinθ, 其中Vp为电压幅值, ω和θ分别是频率和相角。归一化后(Vp=1), 可得
式中
δ和δ′为衰减值, 时间常数为τp=2/(kω′), 在稳态时收敛于零。Dα, Dβ为ω′≠ω产生的振荡项。稳态时, ω′≈ω, 振荡项也因频率锁定而消除, 由此, (8)式可简化为
由(10)式可以看出, 当使用固定频率反馈，即ω′ ≠ω时, 正交输出信号v′和v″幅值存在误差, 且估计参数中存在2倍频扰动。因此, 输出信号v″中增加修正系数ω/ω′。(10)式变为
由(10)式还可以看出, 相角θ=ωt与FFCD-SOGI-QSG输出信号v′的相位估计ωt+Δφ间存在相位差Δφ, 即
根据电能质量标准[19]要求, 频率偏移量远小于其本身数值时, 存在|ω′2-ω2|≪ kωω′。因此, Δφ可简化为
为提高相位估计精度, 由相角估计值θ1减去相位差Δφ得到相角修正值
基于以上的分析及推导, 给出了QSG模块的增益, 并得到图 3中蓝色线条的幅值修正和相位修正部分。
3.2 小信号模型分析
为了评估锁相环的稳态性, 对其小信号模型进行分析。
对图 3中park变换定义如下
建立小信号模型, 将(15)式代入(8)~(9)式, 得到锁相环中的Vd, Vq
令θ″=ωt+φ, 考虑含有振荡项时, 对于阶跃相位跳变, 对应的信号Vq可以在s域近似表示为
θ″(s)为实际相位角, L为拉普拉斯算子。考虑到可能存在电压谐波, Vq可以重新写为
考虑到相位误差补偿器的动态特性, 将相位误差补偿器线性化加入模型输出, 将ω=ω′+Δω代入(13)式得
为评估小信号模型的精确度, 以(17)~(19)式建立小信号模型进行仿真。仿真结果如图 4所示, 在相位跳变和频率跳变时, 该模型能准确预测FFCD-SOGI-PLL的动态响应。
 |
图4 小信号模型仿真 |
3.3 参数设计方法和稳定性分析
图 5a)~5d)分别给出了不同k值时D2(s)和Q2(s)的Bode图, 其中谐振频率ω′=(2π×50)rad/s。可以看出, D2(s)具有带通滤波性, 在谐振频率ω′处有单位增益且无相移; Q2(s)同样具有带通滤波性, 在谐振频率处有单位增益和-90°相移。综上得出, 两者兼具直流偏置的抑制能力, 且当输入频率不等于谐振频率时, 输出信号将产生大幅度的幅值衰减和相位差。因此, 增益k的取值决定了FFCD-SOGI-QSG的带宽, k值越小滤波效果越好。
图 6为D2(s)在不同增益k时的零极点图, Q2(s)由于仅增加了一个零点, 性能误差可忽略不计。图中极点均位于虚轴左侧, 说明系统稳定性可以得到保证。当k从0.2增加到2时, 复共轭极点远离虚轴而逼近实轴, 表明增益k在(0, 2)区间内越大, 系统稳定性越好, 动态响应越快。而当k≥2, 所有极点位于实轴, 一部分远离虚轴, 另一部分靠近虚轴成为主导极点, 说明稳态性能和动态性能会变差。
表 3给出了FFCD-SOGI-QSG整定时间与增益k间的关系。可以看出, 当k取值1.4左右时, 整定时间最小。综合上述Bode图和零极点图的分析, 为了平衡系统的动态性能和滤波效果, 选取k=1.414。
 |
图5 D2(s)和Q2(s)在不同k值时的Bode图 |
 |
图6 D2(s)在不同增益k时的零极点图 |
整定时间与k取值对照表
4 实验
在本节中, 对FFCD-SOGI-PLL与FFSOGI-PLL和SOGI-PLL的性能进行对比。使用基于DSP TMS320C28346的RTU-BOX平台实验, 参数设置如表 4所示。实验中所加的电网扰动参照国家标准[19-21]。
实验参数表
4.1 直流偏置
为验证设计的FFCD-SOGI-PLL对于直流偏置抑制的效果, 令输入信号为v=Vsinωt+vd, 其中vd为故障发生时施加的10%直流分量。图 7a)为输入信号, 图 7b)为3种锁相环对施加直流分量后的电网频率估计及估计误差。可以看到FFCD-SOGI-PLL对电网频率估计在短暂的振荡后趋于50 Hz, 该方法对于直流偏置有较好的抑制效果, 并且在短暂的振荡后相位误差收敛于0。综上可以看出FFSOGI-PLL对于直流偏置的抑制效果较SOGI-PLL稍好。
 |
图7 在10%直流偏置下的实验结果 |
4.2 谐波
为验证FFCD-SOGI-PLL对于谐波抑制的效果, 令输入信号为
, 其中
为故障发生时施加谐波分量, 谐波分量中含有5, 7, 11次谐波, 总谐波失真THD为6.4%, 其中V5=0.04, V7=0.04, V11=0.03。图 8a)为输入信号, 图 8b)为3种锁相环对施加谐波分量后的电网频率估计及估计误差。
可以看到3种算法对电网频率的估计都含有振荡, 其中FFCD-SOGI-PLL的振荡峰谷差值较其余2种下降至少73.9%。FFCD-SOGI-PLL的估计相位误差振荡峰谷差值介于其余2种算法之间。图 9是对3种锁相环QSG输出的一组正交波形进行FFT分析的结果, 并附有总谐波失真值。FFSOSOGI-QSG输出信号v′的THD为1.17%, 比SOGI-QSG低32.76%。输出信号v″的THD为1.07%, 比SOGI-QSG低2.73%。
 |
图8 电网电压中含有5, 7, 11次谐波的实验结果 |
 |
图9 电网电压中含有5, 7, 11次谐波时对输出FFT分析的结果 |
4.3 电压跌落
为验证FFCD-SOGI-PLL在电压跌落下的跟踪性能, 令输入信号为v=Vsinωt, 其中电网电压V在故障发生时从1跌落到0.6。图 10a)为输入信号, 图 10b)为3种锁相环对电压跌落后的电网频率估计及估计误差。可以看到3种方法频率最终收敛于50 Hz。其中FFCD-SOGI-PLL的峰值频率差为1.26 Hz，低于另外2种方法的55%, 该方法在电压跌落时频率估计的稳定性更高。且FFCD-SOGI-PLL相位误差收敛于0。
 |
图10 电网电压跌落至0.6时的实验结果 |
4.4 频率跳变
为验证FFCD-SOGI-PLL在频率跳变下的跟踪性能, 令输入信号为v=Vsinωt, 其中电网电压频率在故障发生时从50 Hz跳变为45 Hz。图 11a)为输入信号, 图 11b)为3种锁相环对施加频率跳变后的电网频率估计及估计误差。可以看到3种方法频率最终皆收敛于45 Hz, 且FFCD-SOGI-PLL相位误差收敛于0。
 |
图11 电网频率跳变至45 Hz时的实验结果 |
4.5 相位跳变
为验证FFCD-SOGI-PLL在相位跳变下的跟踪性能, 令输入信号为v=Vsinωt, 其中电网电压相位在故障发生时增加π/2。图 12a)为输入信号, 图 12b)为3种锁相环对施加相位跳变后的电网频率估计及估计误差。可以看到3种方法频率最终收敛于50 Hz, 且FFCD-SOGI-PLL相位误差收敛于0。
 |
图12 电网电压相位跳变+π/2时的实验结果 |
5 结论
本文提出了一种固定频率的级联二阶广义积分器锁相环(FFCD-SOGI-PLL)，用于估计电网电压状态。与传统SOGI-PLL相比，该方法采用固定频率的级联SOGI-QSG结构，其优点是具有直流偏置抑制能力，同时系统实现简单，并具有更强的谐波抑制能力。小信号模型分析验证了其稳定性，给出了详细的参数设计方法。最后通过对比实验结果，验证了设计的FFCD-SOGI-PLL在应对电网故障时，具备了良好的电网电压状态估计准确性。
References
- ZHANG Chunjiang, ZHAO Xiaojun, GUO Zhongnan, et al. Three improved second order generalized integrators and the comparative analysis in phase locked loop application[J]. Transactions of China Electro Technical Society, 2017, 32(22): 42–49. [Article] (in Chinese) [Google Scholar]
- ZHANG Zhigang, KANG Chongqing. Challenges and prospects for constructing the new-type power system towards a carbon neutrality future[J]. Proceedings of the CSEE, 2022, 42(8): 2806–2819. [Article] (in Chinese) [Google Scholar]
- LI Lin, GUO Yuanbo, ZHANG Xiaohua. Grid voltage synchronization method based on CDSOGI-SPLL under complex power grid conditions[J]. Automation of Electric Power Systems, 2017, 41(16): 151–157. [Article] (in Chinese) [Google Scholar]
- LYU Shixuan, ZHENG Lijun, WANG Zipeng, et al. A fourth-order generalized integrator frequency-locked loop with crossover frequency adaptation[J]. Power System Technology, 2021, 45(10): 4142–4151. [Article] (in Chinese) [Google Scholar]
- LIU Sen, HUANG Biyao, WANG Cong, et al. A summary of super harmonic research[J]. Electrical Measurement and Instrumentation, 2017, 54(12): 7–15. [Article] (in Chinese) [Google Scholar]
- HACKL C M, LANDERER M. Modified second-order generalized integrators with modified frequency locked loop for fast harmonics estimation of distorted single-phase signals[J]. IEEE Trans on Power Electronics, 2020, 35(3): 3298–3309. [Article] [NASA ADS] [CrossRef] [Google Scholar]
- GOLESTAN S, GUERRERO J M, VASQUEZ J C. Single-phase PLLs: a review of recent advances[J]. IEEE Trans on Power Electronics, 2017, 32(12): 9013–9030. [Article] [NASA ADS] [CrossRef] [Google Scholar]
- GOLESTAN S, GUERRERO J M, MUSAVI F, et al. Single-phase frequency-locked loops: a comprehensive review[J]. IEEE Trans on Power Electronics, 2019, 34(12): 11791–11812. [Article] [NASA ADS] [CrossRef] [Google Scholar]
- GOLESTAN S, GUERRERO J M, ABUSORRAH A, et al. An adaptive quadrature signal generation-based single-phase phase-locked loop for grid-connected applications[J]. IEEE Trans on Industrial Electronics, 2017, 64(4): 2848–2854. [Article] [CrossRef] [Google Scholar]
- WANG X, BLAABJERG F. Harmonic stability in power electronic-based power systems: concept, modeling, and analysis[J]. IEEE Trans on Smart Grid, 2019, 10(3): 2858–2870. [Article] [CrossRef] [Google Scholar]
- GOLESTAN S, MONFARED M, FREIJEDO F D, et al. Dynamics assessment of advanced single-phase PLL structures[J]. IEEE Trans on Industrial Electronics, 2013, 60(6): 2167–2177. [Article] [CrossRef] [Google Scholar]
- BEI Taizhou, WANG Ping, ZHANG Bowen. Performance comparison between quadrature signal generators in single-phase αβ PLL schemes[J]. Journal of Power Supply, 2018, 16(3): 91–98. [Article] [Google Scholar]
- KARIMI-GHARTEMANI M, KHAJEHODDIN S A, JAIN P K, et al. Addressing DC component in PLL and notch filter algorithms[J]. IEEE Trans on Power Electronics, 2012, 27(1): 78–86 [NASA ADS] [CrossRef] [Google Scholar]
- ZHANG C, ZHAO X, WANG X, et al. A grid synchronization PLL method based on mixed second- and third-order generalized integrator for DC offset elimination and frequency adaptability[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2018, 6(3): 1517–1526 [CrossRef] [Google Scholar]
- XIN Z, WANG X, QIN Z, et al. An improved second-order generalized integrator based quadrature signal generator[J]. IEEE Trans on Power Electronics, 2016, 31(12): 8068–8073 [NASA ADS] [CrossRef] [Google Scholar]
- KULKARNI A, JOHN V. Design of a fast response time single-phase PLL with DC offset rejection capability[C]//2016 IEEE Applied Power Electronics Conference and Exposition, 2016 [Google Scholar]
- XIAO F, DONG L, LI L, et al. A frequency-fixed SOGI-based PLL for single-phase grid-connected converters[J]. IEEE Trans on Power Electronics, 2017, 32(3): 1713–1719 [NASA ADS] [CrossRef] [Google Scholar]
- GOLESTAN S, MOUSAZADEH S Y, GUERRERO J M, et al. A critical examination of frequency-fixed second-order generalized integrator-based phase-locked loops[J]. IEEE Trans on Power Electronics, 2017, 32(9): 6666–6672 [NASA ADS] [CrossRef] [Google Scholar]
All Tables
All Figures
|
图1 SOGI-PLL结构图 |
| In the text | |
|
图2 FFSOGI-PLL结构图 |
| In the text | |
|
图3 FFCD-SOGI-PLL系统结构框图 |
| In the text | |
|
图4 小信号模型仿真 |
| In the text | |
|
图5 D2(s)和Q2(s)在不同k值时的Bode图 |
| In the text | |
|
图6 D2(s)在不同增益k时的零极点图 |
| In the text | |
|
图7 在10%直流偏置下的实验结果 |
| In the text | |
|
图8 电网电压中含有5, 7, 11次谐波的实验结果 |
| In the text | |
|
图9 电网电压中含有5, 7, 11次谐波时对输出FFT分析的结果 |
| In the text | |
|
图10 电网电压跌落至0.6时的实验结果 |
| In the text | |
|
图11 电网频率跳变至45 Hz时的实验结果 |
| In the text | |
|
图12 电网电压相位跳变+π/2时的实验结果 |
| In the text | |
Current usage metrics show cumulative count of Article Views (full-text article views including HTML views, PDF and ePub downloads, according to the available data) and Abstracts Views on Vision4Press platform.
Data correspond to usage on the plateform after 2015. The current usage metrics is available 48-96 hours after online publication and is updated daily on week days.
Initial download of the metrics may take a while.